在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1764|回复: 6

[求助] clock和signal的fanout 哪个设置的大一些好

[复制链接]
发表于 2015-9-8 10:28:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教:
clock的fanout设置的一般比普通signal的fanout要大一些好还是小一些好,原因是什么?
发表于 2015-9-8 12:31:10 | 显示全部楼层
同问。是不是clock有buffer,不用担心,而singal,如rst、enable等要有大的fanout?
发表于 2015-9-8 13:57:49 | 显示全部楼层
没有哪个大哪个小好,怎么做时钟树短,质量做的好就怎么好,怎么做时序满足就好,同时还要满足transition, 做物理设计不要那么死板
发表于 2015-9-8 14:03:35 | 显示全部楼层
只有meet timing ,transition 等要求,大小都可以。
 楼主| 发表于 2015-9-8 14:28:02 | 显示全部楼层
回复 3# ljjbunny

请教,如何在cts时候,能将logical depth做的小一些,因为depth太大的话,可能cts的质量不好; 我记得好像有什么命令或者选项可以设置的
发表于 2015-9-9 09:24:55 | 显示全部楼层
一般来说,clock的设置得要小些,因为它对tran的要求更高
发表于 2015-9-9 17:17:59 | 显示全部楼层
fanout不控制,  要追究细节需要对工具有深厚的感觉才行,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 09:51 , Processed in 0.018694 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表