DDR里的 parity latency？

dyytx · 发表于 2015-8-27 18:07:43

您需要登录才可以下载或查看，没有账号？注册

x

DDR里的 parity latency指的是从收到指令到反馈结果的延迟吗，如果错误，反馈ALTER_n信号

qizhukanshuben · 发表于 2015-9-11 11:00:49

同问，求大神解释。

kka · 发表于 2015-9-20 09:03:53

樓主..請問您指的是 CL 嗎?

dyytx · 发表于 2015-9-20 21:07:17

回复 3# kka

不是，是PL


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[求助] DDR里的 parity latency？