原创：第一个能跑的verilog验证环境（VCS+DVE）含所有源码及解释

huangyecn

vcs_verif_env_intro.docx (238.05 KB, 下载次数: 217 )

2015-8-20 22:00 上传

点击文件名下载附件

帖子图片不显示，请直接下附件（原始word文件）。

第一个VCS验证环境

brian 8/20/15

为了实现好好钻研验证方法学和低功耗验证这两项长远目标，今天迈出了最小的第一步，做了一个最小的可以运行的VCS验证环境。整个环境只包含四个文件夹，八个文件，但是它是完整的可运行的。这是以后一切研究的起点和基础。

验证环境的文件夹结构：

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image001.png

一共有rtl、tb、sim、bin四个文件夹，rtl和tb下面各有一个文件，bin下面有六个文件。下面分别介绍这些文件的内容。

1.
rtl文件夹

a.
DUT（cnt4.v）

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image002.png

这是一个尽可能简化的DUT，4位counter，同步计数，异步清零。

2.
tb文件夹

a.
TB（tb.v）

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image003.png

这是一个非常简陋的testbench，同时也是仿真的顶层文件。第一行定义了timescale（注意，这个验证环境只在这里定义timescale），后面例化了DUT，做了一个时钟发生器，然后是一个initial块完成了信号初始化，reset释放，终止仿真的任务。

3.
bin文件夹

a.
misc files

两个属于不大好分类的文件，一个是编译列表（filelist.f）：

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image004.png

这个文件是给VCS的编译命令作为-f开关的输入使用的。注意，由于命令都是在sim文件夹下执行，所以后续用到的文件路径（比如这个文件列表中的rtl和tb文件路径），都要考虑其相对于sim文件夹的相对路径。另外含有timescale的文件（tb.v）一定要放在列表最先，否则VCS编译报错。

另一个是环境设置文件（setup.cshrc）：

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image005.png

这个文件起到一些辅助作用，第一行是解决安装的VCS所支持的平台和实际的OS不完全匹配（会导致DVE无法trace信号）的问题，第二行将../bin增加到环境变量$PATH的结尾，这样在sim文件夹执行bin文件夹里的命令，就只要直接输入命令（例如：comp），不用在前面再添上../了（例如：../bin/comp）。

b.
commands

i.
clean

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image006.png

清空sim文件夹，其他三个文件夹删除所有vi产生的备份文件。

ii.
comp

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image007.png

运行VCS编译，-f指定3.a节提到过的要编译的文件列表（注意，在sim文件夹执行bin文件夹里的comp命令，命令运行时认为自己是在sim文件夹下，所以这里的../bin/filelist.f还是相对sim文件夹的相对路径），+vcs+vcdpluson开关让仿真器抓取vpd格式的波形。

iii.
run

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image008.png

运行VCS仿真，指定vpd文件名，并且自动等待license。

iv.
wave

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image009.png

调用DVE打开指定的vpd文件。注意，这里的Vcs和Dve都是真正synopsys原始的程序vcs/dve的wrapper，使用具体环境中能够执行的等效命令即可。

最后看一下执行的流程。

首先进入sim文件夹，做一次source../bin/setup.cshrc，之后的命令就再也不用加上../bin/的前缀了。然后clean清一清临时文件，接下来就是comp->run->wave三部曲，编译->运行->开波形。由于环境的简单，速度应该是很快的。

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image011.jpg

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image013.jpg

file:///C:/Users/yehuang/AppData/Local/Temp/msohtmlclip1/01/clip_image015.jpg

这个验证环境的介绍就到此为止。谢谢！

brian 8/20/15

huangyecn

帖子审核通过了，自己顶!

colindeng

顶！！！

zhjmm

谢谢！。。。。

weirc_top

ding!

jeffej

原创：第一个能跑的verilog验证环境（VCS+DVE）含所有源码及解释

limanjihe

THANKS

co21

good resource

divine530

正在学习，顶！

pcbchuxuezhe

谢谢分享