在ICC，flash偶很大的delay，怎么修由此产生的violation

saicom · 发表于 2015-8-17 12:30:21

您需要登录才可以下载或查看，没有账号？注册

×

flash的clock到data有固定的delay，30ns
这导致flash到其他reg的timing很差，有-4ns的violation
请问遇到这种情况该怎么处理？

sjtusonic · 发表于 2015-8-17 14:13:53

回复 1# saicom

问前端，这些path需要设什么约束

icfbicfb · 发表于 2015-8-17 16:54:33

一般flash 出来的可以multicycle 设置吧，单周期肯定是跑不快的， memory本身的delay就是这样

saicom · 发表于 2015-8-18 13:45:13

主要就差十分之一个周期，差的不是很多
现在的想法是推迟其他path的delay，来balance timing，不知道可不可行

icfbicfb · 发表于 2015-8-18 13:50:14

useful skew啊，只能在cts的时候调整了

saicom · 发表于 2015-8-18 14:38:32

在用balance_inter_clock_delay来尝试，少量clock可以做，但太多clock就有点不行

icfbicfb · 发表于 2015-8-18 14:59:19

flash的设计能有几个clock，不就是mcu么

账号		自动登录	找回密码
密码			注册

[求助] 在ICC，flash偶很大的delay，怎么修由此产生的violation