Design Compiler的max_capacitace和min_capacitance violations如何消除

highflyer2014 · 发表于 2015-7-16 08:13:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

各位大侠：

在DC综合后，报告里面没有setup和hold的violations，但是有max_capacitace和min_capacitance violations，要消除它们，有哪些方法呢？

ADR_I[4]是设计顶层输出PAD IO的input pin信号，加buffer可以消除它的max_capacitace violation，对吗？但是我的脚本是对设计的PAD进行约束的，对内部模块的output设置set_load好像不起作用，如何消除呢？
PSDA_host1是设计顶层双向PAD IO的PAD端信号，这个min_capacitance violation怎么消除？谢谢！

chenzhi850811 · 发表于 2015-7-16 09:11:52

DC综合用不着非要clean吧
这个后面PR来解决更方便

icfbicfb · 发表于 2015-7-16 10:30:11

ignore

highflyer2014 · 发表于 2015-7-17 18:19:37

回复 2# chenzhi850811

好的，谢谢！

highflyer2014 · 发表于 2015-7-17 18:20:53

回复 3# icfbicfb

好的，谢谢！

azkandf · 发表于 2018-1-4 11:25:19

Thanks!

xingyun666666 · 发表于 2018-1-4 14:59:28

回复 2# chenzhi850811

请问，DC时，只关注setup，面积和功耗吗？其他都不用管？

13804576693 · 发表于 2018-1-13 22:18:18

同问啊，set capacitance dc的时候什么情况可以忽略啊

omidi.g.r · 发表于 2020-5-24 23:23:48

Ignore it.

账号		自动登录	找回密码
密码			注册

[求助] Design Compiler的max_capacitace和min_capacitance violations如何消除

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1