关于VCS后仿出现违例

杀手1983 · 发表于 2015-7-9 23:05:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在用PT做完分析后，写出了sdf，然后annotate到VCS里进行后仿，在design里用到了双口RAM，在后仿过程中modelsim总是会报出setup的Error：
$setup(posedge CLKA, posedge CLKB &&& conA_flag, 3.000, NOT_CONTB);意思是双口RAM上的CLKA和CLKB的之间的timing不能满足要求，但是在PT里没有报出来啊，这样的情况该怎么处理呢？RAM是用的SMIC130 Memory Compiler生成的

dtyuzhou · 发表于 2015-7-10 20:51:00

双口的ram基本上都会报violation吧，找designer看一下，直接把这个干掉吧

jasper2000 · 发表于 2015-7-13 12:32:34

good information

jasper2000 · 发表于 2015-7-13 12:41:45

I need help with cells !!

dy19870425 · 发表于 2020-7-25 23:45:33

请问你的这个问题解决了吗？？？

杀手1983 · 发表于 2020-7-27 11:20:04

dy19870425 发表于 2020-7-25 23:45
请问你的这个问题解决了吗？？？

时间过去好久了，我记得当时忽略了这个双口RAM的violation

dy19870425 · 发表于 2020-8-31 10:16:13

本帖最后由 dy19870425 于 2020-8-31 10:25 编辑

杀手1983 发表于 2020-7-27 11:20
时间过去好久了，我记得当时忽略了这个双口RAM的violation

忽略？？？？你不把违例修复了，那VCS就一定有不定态X产生啊！仿真结果就不对啊。

dy19870425 · 发表于 2020-8-31 11:03:14

dtyuzhou 发表于 2015-7-10 20:51
双口的ram基本上都会报violation吧，找designer看一下，直接把这个干掉吧

请问怎么干掉，你们一般是怎么处理的。因为双口ram有可能同时对同一地址进行读或写，sdf时序检查时就定义了两个时钟沿之间必须要有一定的gap，否则对同一地址读或写就会出错。

rango_1 · 发表于 2021-3-17 15:14:59

can anyone please share vcs 2020 thank you

[求助] 关于VCS后仿出现违例

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2