UMC工艺中的FDPMOS怎么解释？

之行 · 发表于 2015-7-8 16:12:06

您需要登录才可以下载或查看，没有账号？注册

x

这是UMC的60VMOS，图片中P_WELL_LV_FDP_MARK这一层是什么啊，求解释

sjtusonic · 发表于 2015-7-8 18:21:40

这是环栅工艺吗？

qiuqiuheng · 发表于 2015-7-15 09:40:15

有可能是器件识别层，或者是MASK运算层，看这个截图没看出这一层的作用，建议查一下LVS文件或者MASK运算文件，看看有没有这一层。

[求助] UMC工艺中的FDPMOS怎么解释？