在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 4778|回复: 7

[求助] 关于cadence中PA的匹配问题

[复制链接]
发表于 2015-7-7 22:12:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,在cadence中做PA匹配时,特别是级间匹配,如果用共轭匹配,我们需要知道后一级的输入阻抗,这样才能把前一级的输出抗匹配成后一级的输入共轭啊,但是后一级的输入阻抗怎样仿真呢,SP仿真的是小信号阻抗,但是PA是大信号,所以用SP仿真阻抗会准吗?
发表于 2015-7-10 10:40:15 | 显示全部楼层
根据我的经验,低频的时候用一个电容做级间匹配就够了 ,高频的时候可能需要借助电感,我也曾试过把级间同时匹配到同一阻抗,结果不是很理想,一是需要的器件更多(占用的面积更大),其次你会发现输出阻抗的曲线偏移了,而且你画版图的时候阻抗也会发生很大的偏移,所以我感觉级间共轭匹配对芯片级的电路来说意义不大
发表于 2015-9-9 09:30:41 | 显示全部楼层
芯片资料中有你所要频点的阻抗吗?如果板子面积够的话可以考虑将两级分别匹配到50欧姆,再级联,这样方便调试
发表于 2015-9-18 12:45:48 | 显示全部楼层
Thanks a lot
发表于 2017-3-30 21:17:02 | 显示全部楼层
回复 1# jinkobe0709


   解决了吗?求解
发表于 2017-3-30 23:18:39 | 显示全部楼层
可以用大信号仿真 source/load pull可以用 一般情况下 输入阻抗的变化并不是很大 而且MOS 管的输入阻抗Q值很高 所以匹配起来本来就变化很大
发表于 2017-4-5 15:48:46 | 显示全部楼层
关于cadence中PA的匹配问题
发表于 2018-12-31 13:57:44 | 显示全部楼层
新人前来学习一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 02:05 , Processed in 0.023859 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表