关于用于做后仿的verilog

杀手1983 · 发表于 2015-7-7 09:23:08

您需要登录才可以下载或查看，没有账号？注册

x

用的SMIC130的库，verilog模型里有三个文件，一个是logic30_base_lvt.v,一个是logic130_base_lvt_neg.v,还有一个是logic130_base_lvt_udp.v 想问下加了neg的Verilog文件和不加的是什么区别呢？还有udp.v的作用？

cyqtomb · 发表于 2015-7-7 16:15:05

带neg的文件，主要是支持带negative timing的反标。logic130_base_lvt_udp.v，应该是被logic30_base_lvt.v或者logic130_base_lvt_udp.v调用的。里面使用primitive定义了各种基本的组合逻辑，时序逻辑元件。

icfbicfb · 发表于 2015-7-8 13:35:33

neg更好，尽量用

[求助] 关于用于做后仿的verilog