在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4261|回复: 8

[求助] LNA的S22不怎么变化,反射系数趋近1

[复制链接]
发表于 2015-7-1 18:15:35 | 显示全部楼层 |阅读模式
500资产
搭了个源简并的LNA,如下图 LNA_eg.PNG 调了参数之后发现S22很大,基本是全反射了...

waves

waves
调了电路里所有器件参数及电流,

但是S22的变化很小,,整了一下午快崩溃了。。。
求解决!

发表于 2015-7-1 21:47:30 | 显示全部楼层
S22基本上只由输出端的电感和那两个电容决定。
把这三个元件去掉,输出管集电极只保留一个到VDD的电阻(再并连一个choke到VDD,1H左右的理想器件,用来提供直流),然后看这时的输出阻抗,假设是Zout,你的任务就是把zout的共轭匹配到50ohm。
10%左右的带宽的话,一个简单的LC匹配就行了,ADS的smith chart工具很好用。
建议有空看看Microwave Transistor Amplifiers Analysis and Design这本书
 楼主| 发表于 2015-7-1 22:03:44 | 显示全部楼层
回复 2# bellona


   
   C1作为输出耦合电容,只要选取的不是太小的话,应该不会影响S22。C4与L1构成S22的虚部吧,共源共栅管的输出阻抗提供实部,看增益的话,其实阻抗还是有上百欧姆啊,但是从S22看得话就是几个欧姆了困惑中。。。
发表于 2015-7-2 10:23:52 | 显示全部楼层
你的LNA为什么要把输出匹配到50呢?后面是接Mixer的,不需要这样
单测的话也可以加buffer
发表于 2015-7-2 18:26:12 | 显示全部楼层
管子输出阻抗实部是大,但是与感抗并联实部就降下来了,R*jx/(R+jx),你算一下就知道了。在圆图上也很容易看明白
 楼主| 发表于 2015-7-2 21:07:29 | 显示全部楼层
回复 5# bellona
对,输出阻抗确实是很大的,我看错了,ic61的smithchart上直接读的是Γ的实部和虚部,不是Z的,没有注意....坑死....话说,有谁知道怎么设置成直接读Z的吗?
另外一个问题是,按照什么样的流程设计器件参数才会使仿真迭代的次数最少呢?
先固定电流好还是某个器件参数好?
发表于 2015-7-3 21:23:21 | 显示全部楼层
可以看一下High Frequency Integrated Circuits 第7.4.2,手把手的步骤都有

除了Gamma,Z和Y在那个图的左侧都有显示,分别是Zd和Yd
 楼主| 发表于 2015-7-6 19:25:11 | 显示全部楼层
回复 7# bellona

那本书确实有明确的步骤,我的意思是,按什么样的流程(步骤)设计,可以使仿真过程中人为迭代的步骤最少。
关于ic61的smith chart,我想的是在图上点mark的时候直接显示Zd.
发表于 2015-7-6 19:32:05 | 显示全部楼层
不明白你指的是哪一个步骤的迭代,这种电路在原理图阶段不需要多少迭代的
10GHz左右的版图设计阶段会引入一定的设计迭代,但这是后话了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:03 , Processed in 0.022999 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表