设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › smic 55nm CMOS LL工艺中的native nmos 是否需要额外的m ...

发新帖

查看: 2235|回复: 3

[求助] smic 55nm CMOS LL工艺中的native nmos 是否需要额外的mask??

发表于 2015-6-29 18:48:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，需要吗？

回复

楼主| 发表于 2015-6-29 18:50:05 | 显示全部楼层

看design rule哪里可以看出来？？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-6-29 22:25:39 | 显示全部楼层

应该不用额外的mask
有个device 的truth table，介绍每种device所需要的层次

回复支持反对

发表于 2015-6-30 09:54:02 | 显示全部楼层

有些工艺需要

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 12:35 , Processed in 0.015032 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表