同步复位与异步复位的理解问题?

Herrywl

在学习同步复位与异步复位的过程中遇到问题,求前辈解释一下.资料中说最好的复位方法是异步复位加同步释放.
代码如下:
module rst
(
  input clk,
  input rst_n,
  output reg rst_out
);
reg R1;
   
always @ (posedge clk,negedge rst_n)
     if(!rst_n)
         begin
             R1 <= 1'b0;
             rst_out <= 1'b0;
         end
     else
         begin
             R1 <= 1'b1;
             rst_out <= R1;
        end
endmodule


综合后的电路如下:

                               
登录/注册后可看大图

我理解了这个电路的功能,能保证异步复位信号释放时保持与时钟同步. 但这个电路的数据输入是怎么回事?我的意思是实际应用中输入数据怎么处理. 我理解这个把异步复位信号与时钟同步了,但如何把这个电路应用到大的工程里?

特权fpga

异步信号输入，经过一级的寄存器后，他的亚稳态概率会大大下降，2级后下降到的概率几乎为0，建议你可以看看《深入浅出玩转FPGA》中对此的描述。