设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Top-Down Design and Verification of Mixed-Signal Cir ...
12
返回列表 发新帖
楼主: vivicai

Top-Down Design and Verification of Mixed-Signal Circuits

  [复制链接]
 楼主| 发表于 2008-6-20 21:17:27 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

waixq7
发表于 2008-6-23 19:42:43 | 显示全部楼层
看看
回复 支持 反对

使用道具 举报

qwneo
发表于 2008-6-24 09:03:44 | 显示全部楼层
不错的东西，谢谢分享
回复 支持 反对

使用道具 举报

发表于 2011-1-25 16:35:00 | 显示全部楼层
看看好不好吧
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-1-28 01:54:22 | 显示全部楼层
sounds interesting!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-1-28 01:59:57 | 显示全部楼层
世上还是牛人多啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-1-28 11:43:43 | 显示全部楼层
看看了啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jerwei
发表于 2011-2-4 12:27:30 | 显示全部楼层
thanks for sharing~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

a517198
发表于 2011-2-5 19:11:00 | 显示全部楼层
thx!!~~~~~~~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 20:28 , Processed in 0.019383 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表