SerDes专题一——高速低抖动PLL/DLL/CDR电路专题

eleven111aaa · 发表于 2017-2-28 09:21:49

谢谢楼主分享！

鉴于这里是SerDes专题，借地方请教一点儿问题

关于CDR抖动容忍能力在不同频率下的最大值，大神们是怎么计算的呢？我看资料，有将某个固定频率的正弦波对时间求导，取导数最大值，然后要求CDR在单位时间调整的相位大于这个值，定其它参数。这里我不是很懂，为什么取导数最大值呢？因为是最大值，即使相位调整时没跟上这一步，后面也有可能跟上吧，还有环路延迟有多大影响呢？谢谢大家！

wshx · 发表于 2017-3-1 08:30:21

Juneje · 发表于 2017-3-1 11:11:09

Thanks for your sharing

eleven111aaa · 发表于 2017-3-1 17:08:25

谢谢楼主分享！
鉴于这里是SerDes专题，借地方请教一点儿问题关于CDR抖动容忍能力在不同频率下的最大 ...
eleven111aaa 发表于 2017-2-28 09:21

登录/注册后可看大图

关于这个问题，楼主大神能指导一下吗？

hzx85337856 · 发表于 2017-3-1 22:33:48

牛逼啊，这个下载量

wshx · 发表于 2017-3-3 17:07:26

hezudao · 发表于 2017-3-5 19:47:49

顶这个

ShawnZhu · 发表于 2017-3-10 11:04:34

多谢分享

pangguai · 发表于 2017-3-12 06:25:35

good!

tonysu.usa · 发表于 2017-3-15 13:42:13

回复 7# 固执的寻觅

Thanks!

[资料] SerDes专题一——高速低抖动PLL/DLL/CDR电路专题

站长推荐 /1