关于source synchronous interfaces的output约束的一点问题

jiazhang · 发表于 2015-6-8 15:15:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

source synchronous interfaces

如上图，The requirement is that each bit of DATAQ can only change in the specified
window 2ns prior to the clock rising edge and up to 1ns after the clock rising
edge

这个和之前的不太一样，之前都是定义在时钟沿附近一段时间数据要稳定，现在是在时钟沿附近数据可以变化；

(1) 请问这个该如何理解呢？看[size=14.3999996185303px]source synchronous interfaces 也是看的我一头雾水

[size=14.3999996185303px](2) 而且这种[size=14.3999996185303px]source synchronous interfaces 也经常设置setup的multi cycle为0，hold的multi cycle为-1，这个又如何理解呢？

[求助] 关于source synchronous interfaces的output约束的一点问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1