modelsim时序仿真出错

xcvzbff · 发表于 2015-6-3 20:51:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用modelsim进行时序仿真时出现如下错误：
# ** Error: (vsim-3043) E:/modelsim_prj/timetest/test.vo(65): Unresolved reference to '\clk_out~output ' in \clk_out~output .bus_hold.
# Region: /test_top/U1
哪位大侠遇到过？？？搞了一天了，找不到原因

linuxwinner · 发表于 2015-6-4 11:12:43

because clk_out is not defined.

xcvzbff · 发表于 2015-6-4 17:17:37

功能仿真可以，直接通过quartus 调用modelsim仿真也行。就是直接通过modelsim仿真不行。。。。

xcvzbff · 发表于 2015-6-4 17:18:31

回复 2# linuxwinner

功能仿真可以，直接通过quartus 调用modelsim仿真也行。就是直接通过modelsim仿真不行。。。。要修改vo文件么？？

[求助] modelsim时序仿真出错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2