在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2720|回复: 2

[求助] SYSTEMVERILOG中,如何将STRUCT类型数据转换成数组类型?

[复制链接]
发表于 2015-5-24 14:21:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
代码:
reg
[31:0]
user_cpld_tlp_fifo_wdata ;


pcie_tlp_head_dw0
user_cpld_tlp_dw0 ;


always@(posedge clk or posedge rst)

begin

if(rst)

user_cpld_tlp_fifo_wdata <= 32'h0 ;

else

begin

case(rd_cur_state)

sRD_MKADR
:
begin

user_cpld_tlp_fifo_wdata <= rd_cur_addr ;

end

sRD_MKTLP0
:
begin

user_cpld_tlp_fifo_wdata <= user_cpld_tlp_dw0 ;

end

sRD_MKTLP1
:
begin

user_cpld_tlp_fifo_wdata <= user_cpld_tlp_dw1 ;

end

sRD_MKTLP2
:
begin

user_cpld_tlp_fifo_wdata <= user_cpld_tlp_dw2 ;

end

default
:
begin

user_cpld_tlp_fifo_wdata <= 32'h0 ;

end

endcase

end

end




然后编译报告错误:Error (10928): SystemVerilog error at pcie_rx_process.v(545): struct type cannot be assigned to packed array type - types do not match

就是说我一个一个REG类型很容易转换成STRUCT类型;但是STRUCT类型怎么转换成REG类型?高手赐教。
发表于 2015-5-26 10:22:42 | 显示全部楼层
没看到struct,代码不清。
发表于 2019-5-23 13:10:39 | 显示全部楼层
哪有struct? 没看到呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 18:53 , Processed in 0.018549 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表