PFD CML电路

yunyi009 · 发表于 2015-5-6 15:32:14

回复 10# jamesccp

问题是我不知道CML形式的带复位端的D触发器是什么样的啊。。。正常的由CML锁存器构成的D触发器我知道，可是该怎么实现复位呢。。。

semico_ljj · 发表于 2015-5-7 09:45:54

回复 10# jamesccp

PFD输入不可能是3G的

jamesccp · 发表于 2015-5-7 16:25:52

回复 12# semico_ljj

楼主没讲清楚PFD的输入多少。
CDR 有没有可能直接输入的是数据率/2 的速度呢？

yunyi009 · 发表于 2015-5-7 23:22:11

回复 13# jamesccp

PFD输入参考频率为3.125G...

yunyi009 · 发表于 2015-5-7 23:22:48

回复 12# semico_ljj

设计要求PFD输入参考频率为3.125G...

liuzhihuafl · 发表于 2015-5-9 23:21:54

在CDR的中由于不会分频，PFD工作频率就是最高频率，3.125G正常，用正常的CMOS肯定是不行的。可以考虑TSPC 功耗比CML会低一些。

ygchen2 · 发表于 2015-5-11 11:25:48

3G频率，CMOS PFD应该还可以实现。。。

[求助] PFD CML电路