求助。。。。。。

Eric回来了

想用VHDL编写一个八位二进制的比较器，把7485四位比较器改了一下，但是都出现如下错误。。没学过VHDL，请各位大神帮帮小女子。毕设要用的。。求求大家了。。
   以下是源程序

             TITLE "Top-level file for the 111142 macrofunction.  Chooses a device-family optimized implementation.";
FUNCTION p111142 (a[7..0], b[7..0], agbi, albi, aebi)
    RETURNS (agbo, albo, aebo);
FUNCTION f111142 (a[7..0], b[7..0], agbi, albi, aebi)
    RETURNS (agbo, albo, aebo);
PARAMETERS
(
DEVICE_FAMILY
);
INCLUDE "aglobal.inc";
SUBDESIGN 111142
(
a[7..0]          : INPUT = VCC;
b[7..0]          : INPUT = VCC;
agbi             : INPUT = VCC;
albi             : INPUT = VCC;
aebi             : INPUT = VCC;
agbo             : OUTPUT;
albo             : OUTPUT;
aebo             : OUTPUT;
)
VARIABLE
IF (FAMILY_FLEX() == 1) GENERATE
  sub  : f111142;
ELSE GENERATE
  sub  : p111142;
END GENERATE;
BEGIN
IF (USED(a0)) GENERATE
  sub.a0 = a0;
END GENERATE;
IF (USED(a1)) GENERATE
  sub.a1 = a1;
END GENERATE;
IF (USED(a2)) GENERATE
  sub.a2 = a2;
END GENERATE;
IF (USED(a3)) GENERATE
  sub.a3 = a3;
        END GENERATE;

        IF (USED(a4)) GENERATE
   sub.a4 = a4;
END GENERATE;
        IF (USED(a5)) GENERATE
  sub.a5 = a5;
END GENERATE;
        IF (USED(a6)) GENERATE
  sub.a6 = a6;
END GENERATE;
        IF (USED(a7)) GENERATE
  sub.a7 = a7;
END GENERATE;
IF (USED(b0)) GENERATE
  sub.b0 = b0;
END GENERATE;
IF (USED(b1)) GENERATE
  sub.b1 = b1;
END GENERATE;
IF (USED(b2)) GENERATE
  sub.b2 = b2;
END GENERATE;
IF (USED(b3)) GENERATE
  sub.b3 = b3;
        END GENERATE;
        IF (USED(b4)) GENERATE
  sub.b4 = b4;
END GENERATE;
        IF (USED(b5)) GENERATE
  sub.b5 = b5;
END GENERATE;
        IF (USED(b6)) GENERATE
  sub.b6 = b6;
END GENERATE;
        IF (USED(b7)) GENERATE
  sub.b7 = b7;
END GENERATE;
IF (USED(agbi)) GENERATE
  sub.agbi = agbi;
END GENERATE;
IF (USED(albi)) GENERATE
  sub.albi = albi;
END GENERATE;
IF (USED(aebi)) GENERATE
  sub.aebi = aebi;
END GENERATE;
agbo = sub.agbo;
albo = sub.albo;
aebo = sub.aebo;
END;
   这个是编译时提示的错误：Error (10500): VHDL syntax error at 111142.vhd(1) near text "TITLE";  expecting "entity", or "architecture", or "use", or "library", or "package", or "configuration"
  我用74160设计了一个00-99的计数器，我给定一个数，计数器从0开始计数，在大于等于这个数之前我需要输出都是低电平，当等于大于的时候就一直高电平，我自己的逻辑原理是可以满足这个要求，可是仿真的时候从头到位都是高电平，我不知道这是什么原因，请帮帮小女子了