在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3792|回复: 3

[求助] verilog导入schematic

[复制链接]
发表于 2015-4-22 14:20:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
生成的shematic里面都有两倍的东西。
就是,里面会有一半正确的连线,一半没有连线,全部浮空。也就是这一半是多余的。
这个是哪里的问题。有没有人帮忙解决下问题。
发表于 2015-12-31 13:39:23 | 显示全部楼层
zenme会有这样的问题!
发表于 2015-12-31 14:13:30 | 显示全部楼层




    cadence composer verilog IN ??

or CDL in ?
发表于 2015-12-31 20:31:46 | 显示全部楼层
过去也遇到这样的问题。
5141有这样的问题。
610就没有这样的问题,如果可以换软件,那就用610回避这个问题吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:09 , Processed in 0.015673 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表