设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › quartus ii中fir滤波器ip核设置问题

发新帖

查看: 2276|回复: 0

[求助] quartus ii中fir滤波器ip核设置问题

发表于 2015-4-19 10:20:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

改为40时的滤波器系数界面

改为40时的滤波器系数界面

时钟和采样改为40

时钟和采样改为40

第一幅图那样设置后滤波器系数界面

第一幅图那样设置后滤波器系数界面

时钟和采样都设置为4

时钟和采样都设置为4

当时钟和采样设置为4乘以10的6次方hz时候，为啥第二幅图看不到滤波器的图形。将时钟和采样设置为40乘以10的6次hz方时候，第四幅图会有滤波器的图形。我最开始用fdatool生成滤波器系数的时候采样频率是4乘以10的6次方。这里让我很疑惑，希望懂的朋友能解答下为啥会出现这种情况

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 18:41 , Processed in 0.019076 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表