在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3434|回复: 8

求助一个LVS的怪异问题

[复制链接]
发表于 2006-5-26 16:06:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做LVS的时候遇到一个很奇怪的问题 ,如附件图 ,报告显示管子都对上了,且没有错误,可就是在SCHMATICE图里多了两个管子,不知道什么原因,请大侠指教一下,该去哪里找错误呢?
41_942.bmp
发表于 2006-5-26 17:33:51 | 显示全部楼层

求助一个LVS的怪异问题

你用什么工具作的LVS?
是不是有dummy管呢?
发表于 2006-5-29 16:06:29 | 显示全部楼层

求助一个LVS的怪异问题

斑竹,要是没有dummy管的话,还会有什么原因啊?我也遇到过这样的问题?
 楼主| 发表于 2006-5-29 16:11:44 | 显示全部楼层

求助一个LVS的怪异问题

cadence做的 LVS。
上面的问题 在老师的指导下解决了,更改了 工艺文件里面的 check file ,原来是 LPECHK[SORE] ,去掉了里面的 O ,
O : Forms parallel and series MOS structures even if neither is connect to power or ground。
问题就得到了解决。但是什么道理。。。还是没有怎么明白 ,哪位高人指点一下
 楼主| 发表于 2006-5-29 16:13:34 | 显示全部楼层

求助一个LVS的怪异问题

dummy管,貌似不用在schematic 图里画出来是吗 ??
发表于 2007-11-20 10:50:22 | 显示全部楼层
不是DUMMY管的问题,是管子的串、并联问题,楼主是用Dracula做的LVS,
发表于 2007-11-21 01:28:32 | 显示全部楼层
not really understand what the matter and solution is
发表于 2008-6-10 14:01:56 | 显示全部楼层
只是你不检查了吧,错误还是存在。
发表于 2008-6-10 15:13:24 | 显示全部楼层
也可能是工艺文件本身就有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:24 , Processed in 0.022959 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表