在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3100|回复: 7

[求助] 卷积编码和译码的快速FPGA实现

[复制链接]
发表于 2015-4-1 10:26:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟在网上看到一篇关于用System Generator设计FPGA卷积器,但是里面的实现图分率不够。
http://www.gbt863.com/index.php?m=content&c=index&a=show&catid=10&id=116
这应该是一家软件代理公司的技术交流文章,请问论坛里有没有兄弟正好见过这个文章。

或者有大牛知道这篇教程的实现细节。请大家一起讨论下,谢谢!
发表于 2015-4-1 13:06:49 | 显示全部楼层
回复 1# yhuahu

同样求
发表于 2015-4-2 13:13:14 | 显示全部楼层
顶 顶 同求
 楼主| 发表于 2015-4-8 10:38:18 | 显示全部楼层
自己顶一下,希望有大牛看到!
发表于 2021-8-23 13:01:48 | 显示全部楼层
good!
发表于 2021-8-24 09:27:31 | 显示全部楼层
great
发表于 2022-4-2 14:12:15 来自手机 | 显示全部楼层
同求
发表于 2022-4-5 11:03:00 | 显示全部楼层
同求 最近用这个想实现图像处理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-22 06:45 , Processed in 0.020259 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表