DesignCon2015论文:泰克示波器合作公司DDR4测试夹具改进

liewluping

Designing High Performance

Interposers with 3-port and

6-port S-parameters

Joseph Socha, Nexus Technology

joe.socha@nexustechnology.com

Nexus 是专门给泰克示波器提供测试夹具的公司，之前DDR3所用的测试夹具板(Interposers)就是由该公司提供，专门用于DDR正反贴，不好测试末端信号的情况，如下图：

                              

如下图是典型的测试场景， 夹具板上一般有几十欧到数百欧的阻尼电阻，安捷伦一般使用埋阻实现， 这里使用的TAP 电阻（猜测是分支电阻的意思，但这样是否应该叫stub resistor? 存疑）。

之前的 测试夹具会提供PCB 的S参数文件，用来仿真解嵌得到芯片管脚处的波形，但存在的问题是， 测试或仿真得到的S参数， 都是假定端口阻抗50欧姆匹配， 而对于夹具板示波器测试点，存在加探头或不加探头两种情况， 两种情况都不是理想的50欧姆匹配， 特别是加示波器探头，其输入阻抗是随频率变化的，这样解嵌得到的波形， 还是会和实际情况有所出入，到DDR4速率会更明显。

重要参数，供参考：

DDR4 频域测试/仿真带宽要求：

‘For DDR4 at 2400 data rate, the signal riseand fall times are  on the order of 200psto 300ps and the primary energy content of the signal is below the 5 thharmonic of the fundamental frequency. The magnitude of the energy content is approximately-60dB at 6GHz. So we can capture fairly good electrical  characteristics at least to 6GHz withoutsignificant compromise in the fidelity of the interconnect models。’

示波器探头频域特性：

AtDC, the input impedance is dominated by the 40kΩ and 10kΩ resistors, producinga 50kΩ input resistance per side (100kΩ differential). Between 15kHz and 15MHz,the 260pF and 1040pF capacitors in parallel with the large resistors lower theinput impedance. Above 15MHz, the 175Ω and 50Ω series resistors take over theinput impedance plot, producing an input impedance of 225Ω per side (450Ωdifferential). Finally, at frequencies above several GHz, parasitic effectsbegin to reduce the input impedance further.

之前的方法，直接使用夹具PCB 文件提取的S参数插损数据仿真， 会漏掉由于探头处反射导致的损耗部分，如下图：

针对这个问题， 搭建如下实际链路模型，解嵌得到RX 管脚处波形:

如下是对探头测试得到波形进行解嵌的滤波器曲线，1.2GHz以下基本不需要补偿：

但最困难的工作是 夹具板的S参数测试，有兴趣看参考论文最后一部分。

安捷伦（是德）目前没有听说类似的改进，有清楚的麻烦回帖告知。

jimcmwang

4_TH1Paper_DesigningHighPerfomanceInterposerswith.pdf (1.49 MB)

jimcmwang

[资料] DesignCon2015论文:泰克示波器合作公司DDR4测试夹具改进

泰克示波器, 夹具, 论文

Designing High Performance
Interposers with 3-port and
6-port S-parameters
Joseph Socha, Nexus Technology
joe.socha@nexustechnology.com

Nexus 是专门给泰克示波器提供测试夹具的公司，之前DDR3所用的测试夹具板(Interposers)就是由该公司提供，专门用于DDR正反贴，不好测试末端信号的情况，如下图：
                              

如下图是典型的测试场景， 夹具板上一般有几十欧到数百欧的阻尼电阻，安捷伦一般使用埋阻实现， 这里使用的TAP 电阻（猜测是分支电阻的意思，但这样是否应该叫stub resistor? 存疑）。


之前的 测试夹具会提供PCB 的S参数文件，用来仿真解嵌得到芯片管脚处的波形，但存在的问题是， 测试或仿真得到的S参数， 都是假定端口阻抗50欧姆匹配， 而对于夹具板示波器测试点，存在加探头或不加探头两种情况， 两种情况都不是理想的50欧姆匹配， 特别是加示波器探头，其输入阻抗是随频率变化的，这样解嵌得到的波形， 还是会和实际情况有所出入，到DDR4速率会更明显。
重要参数，供参考：
DDR4 频域测试/仿真带宽要求：
‘For DDR4 at 2400 data rate, the signal riseand fall times are  on the order of 200psto 300ps and the primary energy content of the signal is below the 5 thharmonic of the fundamental frequency. The magnitude of the energy content is approximately-60dB at 6GHz. So we can capture fairly good electrical  characteristics at least to 6GHz withoutsignificant compromise in the fidelity of the interconnect models。’
示波器探头频域特性：
AtDC, the input impedance is dominated by the 40kΩ and 10kΩ resistors, producinga 50kΩ input resistance per side (100kΩ differential). Between 15kHz and 15MHz,the 260pF and 1040pF capacitors in parallel with the large resistors lower theinput impedance. Above 15MHz, the 175Ω and 50Ω series resistors take over theinput impedance plot, producing an input impedance of 225Ω per side (450Ωdifferential). Finally, at frequencies above several GHz, parasitic effectsbegin to reduce the input impedance further.
之前的方法，直接使用夹具PCB 文件提取的S参数插损数据仿真， 会漏掉由于探头处反射导致的损耗部分，如下图：
针对这个问题， 搭建如下实际链路模型，解嵌得到RX 管脚处波形:
如下是对探头测试得到波形进行解嵌的滤波器曲线，1.2GHz以下基本不需要补偿：
但最困难的工作是 夹具板的S参数测试，有兴趣看参考论文最后一部分。
安捷伦（是德）目前没有听说类似的改进，有清楚的麻烦回帖告知。

4_TH1Paper_DesigningHighPerfomanceInterposerswith.pdf (1.49 MB)

jimcmwang

4_TH1Paper_DesigningHighPerfomanceInterposerswith.pdf (1.49 MB)

hungkuochiang

感謝分享~~~

0aijiuaile

感謝分享~~~

slideshare

hungkuochiang

感謝分享~~

zmg2007

谢谢分享

donsiber

MARK YI XIA