在virtuoso中如何将netlist转成电路？

alice_xyf

我用File ----Import----CDL 操作，一直报错，没成功。

由于不能截图，我把选项列在下面。

Parameter File :
CDL netlist file : a.cir
output lib : AA
output view type : schematic  netlist
output view name: schematic
top cell : 空白
reference lib list: tsmc18
device map file: device.map
global node expansion:full  No  only defined
case sensitivity : preserve upper lower

现在是device.map文件可能有问题。
我用的是vituoso5141, 参考库是tsmc18的，其中pmos, nmos对应的 cell name是：pmos2v, nmos2v

device.map   

devMap := pfet pmos2v
propMap := w width l length
addprop := model pch

devMap := pfet nmos2v
propMap := w width l length
addprop := model nch  

netlist 的定义：
.subckt inv A Y VDD VSS
M1 Y A VSS VSS N w=0.5u l=0.18u
M2 Y A VDD VDD P w=1u l=0.18u
.ends

warning: did not find pmos2v ->symbol

不知道是哪里错了，帮忙看看啊？

icfbicfb

最好贴个图吧，

alice_xyf

回复 2# icfbicfb


    我列出的选项就是图片上的，公司没办法截图的。

winsm

可以转的。但要有refLIB

alice_xyf

回复 4# winsm

我有参考库的。
现在是device.map文件可能有问题。
我用的是vituoso5141, 参考库是tsmc18的，其中pmos, nmos对应的 cell name是：pmos2v, nmos2v

device.map   

devMap := pfet pmos2v
propMap := w width l length
addprop := model pch

devMap := pfet nmos2v
propMap := w width l length
addprop := model nch  

netlist 的定义：
.subckt inv A Y VDD VSS
M1 Y A VSS VSS N w=0.5u l=0.18u
M2 Y A VDD VDD P w=1u l=0.18u
.ends

warning: did not find pmos2v ->symbol

不知道是哪里错了，帮忙看看啊？

alice_xyf

寻求帮助阿