T18工艺 LVS报错： bad component subtype

garrypan · 发表于 2015-3-18 14:37:32

SCH上面用的是ND还是N2？衬底最终的电位到底是不是GND，还是DYNAMIC的，不要怀疑RULE，要怀疑电路

suly · 发表于 2015-3-20 10:53:01

首先你们要搞清楚如果你的版图里用到了PSUB2那都是底层的block里用到的，有的时候是为了把一些管子单独做一个衬底，减小和其他部分的寄生，但是到顶层最后还是一个地，所以说用PSUB2骗lvs的话不能这样讲，这么说是错的

yangsha_hust · 发表于 2019-12-7 15:22:44

说得不错！

BlackAnalog · 发表于 2021-6-3 10:09:19

学习了，谢谢

wanglixin0425 · 发表于 2021-6-9 13:42:01

SCHan 发表于 2015-3-16 14:45
既然说到分隔地的问题，忍不住多聊两句。这绝对是个杀死新手的大问题，一不小心就是毁灭性的错误。我当初也 ...

对的，我们一般是加个rule做检查，有dnw的地方不让加psbu2,这样能避免错误发生。

yguvyg · 发表于 2021-6-10 14:45:31

SCHan 发表于 2015-3-16 14:45
既然说到分隔地的问题，忍不住多聊两句。这绝对是个杀死新手的大问题，一不小心就是毁灭性的错误。我当初也 ...

非常同意楼主的说法，但是psub2如果一不小心框到了两个地上，就算lvs会过，erc也不会过的，会报软连接的error,所以不需要高亮psub2，只需通过erc判断即可

yguvyg · 发表于 2021-6-10 14:49:55

楼主，我忍不住的想说我们画版图drc rule是绝对不允许擅自修改的，而且整个版图组用到的都是同一套drc rule,所以即使你把drc rule,改了，lvs过了，那也是在欺骗你自己，认为他过了，然后到上一层，另一个人负责该模块，跑出来还会是错的，所以你这种行为只是在自欺欺人而已

晬婴 · 发表于 2023-12-17 13:54:57

我遇到这个错需要把套在DNW里的nmos对应的schematic全改成nmosdnw就不报错了，因为nmos和nmosdnw是两个器件。但看起来楼主是到了顶层才后加的DNW，那确实底层模块需要改的nmos可能很多，不知道有没有什么批量修改的方法。

[求助] T18工艺 LVS报错： bad component subtype