在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lwjee

[原创] 相位裕度问题研究

[复制链接]
 楼主| 发表于 2015-1-14 11:40:11 | 显示全部楼层
回复 6# jiang_shuguo


   这东西放在这有点白瞎了。
发表于 2015-1-14 11:47:45 | 显示全部楼层
pm。。。。。。。。。。
发表于 2015-1-14 12:45:47 | 显示全部楼层




    请教一下,如果一个电路里面有三个以上的环路,你们一般怎么仿真并判定每个环路的稳定性以及整个系统的稳定性的呢?有的时候采用sp1tswitch开关,断开每一个AC环路,似乎又不能把负载的寄生电容考虑进去。
 楼主| 发表于 2015-1-14 13:21:39 | 显示全部楼层
回复 13# etiet


   STB仿真,仿真某个环路是其他环路闭环工作。如果保证每个环路稳定,那么系统肯定稳定,但这个不是必要条件。
发表于 2015-1-14 14:54:31 | 显示全部楼层
回复 8# lwjee


    波特图当然和step response 直接相关,但不是phase margin
发表于 2015-1-14 14:59:52 | 显示全部楼层
回复 2# lwjee


    建议把问题是什么,以及如何解决,写的更详细一点,否则容易看不懂,楼主想表达的意思。
发表于 2015-1-14 15:05:00 | 显示全部楼层
发表于 2015-1-14 15:19:44 | 显示全部楼层
回复 16# JoyShockley


    我估计他想说为什么70度phase margin还有20% overshoot,而且这种情况下,增加Ugb,牺牲phase margin应该有更好的顺态相应。其实这个根本就不是个问题,phase margin顶多能解释某些系统ringing的问题,至于oVershoot显然还和闭环零点有关。说到底现有模电教科书深度还不够。
发表于 2015-1-14 15:31:41 | 显示全部楼层
回复 1# lwjee


   
顶了!下来看看。
 楼主| 发表于 2015-1-14 16:14:56 | 显示全部楼层
回复 16# JoyShockley


   好,以后注意。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:14 , Processed in 0.022098 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表