在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1247|回复: 0

[招聘] Cadence SH 招聘资深数字后端产品工程师

[复制链接]
发表于 2014-12-31 10:36:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

Cadence SH 招聘资深数字后端产品工程师

更多职位信息敬请关注Cadence公众微信平台:Cadence中国招聘

If you have interest, PLS send your update CV to zhangyl@cadence.com

1.Principal Customer Engagement Engineer-数字后端

Position Description:

1.The primary responsibility isdesigning, developing, troubleshooting and debugging software programs onUnix/Linux platforms.

2.Be involved in developingsoftware tools for advanced chip design platforms.

3.The responsibilities alsoinclude engaging with customers in understanding their ASIC design requirementsfor nano-technology process nodes and assisting them in adopting Cadence designplatform and helping them in performing successful tapeouts of theirSystem-on-chip designs using the same.

4.The job will also involvespresenting and demonstrating relevant Cadence technologies and carrying outproduct evaluations, workshops, trainings and competitive replacementcampaigns.

Position Requirements:

1.The candidates should havestrong in-depth P&R design experience in COT or ASIC area.

2.Experience and ability to getsolutions in Floor plan, Power Planning/Analysis, CTS, timingoptimization/analysis, signal integrity and DFM issues (DRC & Antenna) is aMUST. Strong interest and understanding of design methodologies are required.

3.Need to have good knowledge onVDSM (40nm and below) processes issues.

4.Good verbal and writtenpresentation are must.

5.Hands-on Cadence Encounterexperience is a big plus.

6.Minimum master degrees in EEor CS.

2. 产品验证工程师 - 数字后端

职位描述

(1)
验证数字后端EDA工具Encounter,确保产品在整个后端设计流程中可以正确工作

职位需求:

(1)
熟练掌握微电子专业的基础知识

(2)
熟悉IC设计流程,有使用EDA工具(Cadence/Synopsys/Magma/Mentor)经验者优先

(3)
熟悉Linux/Unix工作环境,熟悉perl/tcl/csh等

(4)
具备良好的自学能力和团队协作精神。

(5)
本科及以上学历,英文读写流利,听说熟练。

3.高级/产品工程师

职位描述:

(1)
负责Unix/Linux平台下软件的设计、开发和维护,参与先进芯片后端软件工具的研发。

(2)
与客户进行沟通,理解客户在纳米工艺下的ASIC设计需求,协助客户熟悉Cadence设计平台,对客户的SoC设计提供支持和帮助。

(3)
负责介绍说明Cadence的相关技术,开展产品的评估、研讨以及培训。

职位需求:

(1)
精通布局布线、电源规划、功耗分析、时钟树综合、时序优化及分析、信号完整性、可制造性(包括设计规则检查以及天线效应)等后端流程。

(2)
对后端设计有浓厚的兴趣和深刻的理解。

(3)
熟悉超深亚微米工艺(40nm及以下)。

(4)
具有较强的语言沟通能力。

(5)
熟练操作Cadence Encounter者优先

(6)
电子工程或计算机相关硕士及以上学历。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 04:34 , Processed in 0.018975 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表