EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【重磅推出】step-by-step functional verification wit ...

1 2 345 / 5 页下一页

楼主: redleaf1988

[资料] 【重磅推出】step-by-step functional verification with systemverilog and ovm

[复制链接]

gellmann

发表于 2016-11-24 10:50:34 | 显示全部楼层

回复 1# redleaf1988

谢谢楼主，很好的资料

回复支持反对

chtest123

发表于 2018-1-8 10:41:22 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

thanhbinh

发表于 2018-10-3 14:22:23 | 显示全部楼层

this is awesome

回复支持反对

Andy126

发表于 2018-11-16 19:05:17 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

asfcells68

发表于 2018-11-17 21:27:26 | 显示全部楼层

Thanks,

EETOP创芯人才网简历投递入口

回复支持反对

tiennguyen

发表于 2019-2-28 12:17:33 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

tiennguyen

发表于 2019-2-28 12:23:02 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

emperor540

发表于 2019-7-9 19:23:16 | 显示全部楼层

感恩分享

EETOP创芯人才网职位发布入口

回复支持反对

落风成殇

发表于 2019-7-9 20:06:49 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

AlexKe

发表于 2020-6-15 09:56:31 | 显示全部楼层

谢谢分享

回复支持反对

1 2 345 / 5 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 12:21 , Processed in 0.021091 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 【重磅推出】step-by-step functional verification with systemverilog and ovm

站长推荐 /1