在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3295|回复: 5

[求助] 想请教下VCO版图对VCO性能的影响

[复制链接]
发表于 2014-12-2 11:07:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
想请教下LC VCO版图绘制的时候主要有哪些因素会影响VCO相噪呢?以前我画的时候完全对称,后仿和前仿没有太大差别;
这次完全为了节省面积,把所有管子都全堆在一起了,完全不对称,结果相噪下降了将近4个dB,导致OP,ON两边的直流电压有几十mV的差别;
想请教下大家,VCO版图的不对称会对相噪造成这么大的影响么?
 楼主| 发表于 2014-12-2 11:09:40 | 显示全部楼层
还是说由于我把管子都堆在一起了,很多导线相互交叠,寄生增加了导致的?
回复 支持 反对

使用道具 举报

发表于 2014-12-2 14:35:19 | 显示全部楼层
压缩哪儿的面积都不要压VCO的面积,VCO非常敏感,
回复 支持 反对

使用道具 举报

发表于 2014-12-5 17:36:39 | 显示全部楼层
要完全对称
回复 支持 反对

使用道具 举报

发表于 2014-12-5 20:44:18 | 显示全部楼层
可以问一下什么是VCO版图吗~~~
回复 支持 0 反对 1

使用道具 举报

发表于 2015-3-1 09:59:09 | 显示全部楼层
VCO 应该要求每一级的延迟单元之间的连线要尽量长度相同 如果是七级的话 可以1 7 2 6 3 5 4 这样排 即使排一行也可以差不多
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-9 12:33 , Processed in 0.017629 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表