讨论一下pmos衬底接地有没神奇效果？

hszgl · 发表于 2014-12-3 13:09:56

楼主脑洞有点大啊。
神奇效果就是chip变身打火机，哪里不会点哪里，从此妈妈再也不用担心我的学习～

htc072201007 · 发表于 2014-12-3 14:15:24

哈哈！感谢楼上的意见！
我的结论是如果把PMOS的衬底通过大电阻接地让PN接处于正偏的临界点！那么VTH确实降低，对比了一下在-40度的情况下如果把衬底接电源 vth =650m 的样子衬底通过大电阻接地 vth =360m ！哈哈敢不敢用就看自己对电路的控制能力了！

htc072201007 · 发表于 2014-12-3 14:19:01

哈哈！感谢楼上的意见！
我的结论是如果把PMOS的衬底通过大电阻接地让PN接处于正偏的临界点！那么VTH确实降低，对比了一下在-40度的情况下如果把衬底接电源 vth =650m 的样子衬底通过大电阻接地 vth =360m ！哈哈敢不敢用就看自己对电路的控制能力了！

etiet · 发表于 2014-12-4 07:33:54

回复 13# htc072201007
你说的这个也有可能，不过那样，latch up风险比较大

htc072201007 · 发表于 2014-12-5 09:52:28

是的Layout 需要好好规划，出现latch up的可能性确实很大。电路设计就是要胆大心细！

mcgrady · 发表于 2014-12-5 10:00:15

接地肯定不可取，不过可以浮空衬底，这样速度会快一些。
etiet 发表于 2014-12-1 20:42

登录/注册后可看大图

good idea

etiet · 发表于 2014-12-8 15:11:16

回复 15# htc072201007

我突然想到你这还有一个问题，模型可能不支持。就我所知，TSMC提供的模型只能支持到Vsb正偏100mV，就算仿真OK,也不能说明问题。

[讨论] 讨论一下pmos衬底接地有没神奇效果？