在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2077|回复: 2

fpga的疑问

[复制链接]
发表于 2007-4-2 17:25:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用了两块FPGA,一片是altera,另一片是xilinx,互相通信,把所有程序编写到一块芯片中跑起来是可以的,但是把程序分开,分别下载到两个芯片中就不正常了。都是用verilog编写的程序。原因出在那里那位大虾给帮忙解释一下啊?
发表于 2007-4-6 09:07:54 | 显示全部楼层
两片的时钟是否一致,还有复位是否正常.
发表于 2007-4-6 18:40:46 | 显示全部楼层
时钟是不一致的。用的是异步时钟,采用的方式是做了一个双口的RAM,从一块板子上把数据写到RAM中,数据+地址,在从RAM中读出来,可是有个问题是,我写到0地址里的数,却在读时在1地址中出现了,不知为什么。
??

  复位也是分开的。一块扳子里一个复位信号。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 11:50 , Processed in 0.014579 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表