ATPG set_black_box

juniorm · 发表于 2014-11-28 14:17:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在产生test pattern时，将memory设成black box,
我的理解是这样处理以后tool会认为memory的output为X，
并基于这样的前提产生test pattern。

但我现在遇到的问题是仿真出现mis.match.
trace电路发现是报error的scan FF的 clock是由一个clock gating cell传出来的，
而clock gating cell的TEpin连到scan_enable上，E是有memory的输出，经过一推logic传过来的。
仿真的时候恰好在scan_enable =0时,memory的Q为X，就导致clock为X。。。

我想请问下对这样的情况该怎么办？TE一定要接到test_mode上么？