设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › xilinx fpga ram

发新帖

查看: 1697|回复: 1

[求助] xilinx fpga ram

发表于 2014-11-27 19:11:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Block Memory Generator产生的Single-port RAM有7个输入端：DINA、 ADDRA、 WEA、 ENA、 SSRA、 REGCEA、 CLKA。请问这些输入端都代表什么意思？端口是‘0’有效还是‘1’有效？求解答，谢谢！

相关帖子

回复

发表于 2014-11-28 09:12:27 | 显示全部楼层

回复 1# 2319981848
DINA：输入数据
ADDRA：地址
WEA：写使能
ENA：使能
CLKA：时钟
SSRA和REGCA不知道是啥
A表示A端口，因为你用的单端口RAM

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 08:54 , Processed in 0.015805 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表