设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 在Cadence里面用verilogA编写一个分频器的symbol ...
123下一页
返回列表 发新帖
楼主: 何平

[求助] 在Cadence里面用verilogA编写一个分频器的symbol

[复制链接]
talentmonkey
发表于 2015-4-13 13:28:24 | 显示全部楼层
verilog-A 和 verilog 还是有很大区别的啊
回复 支持 反对

举报

蓝翼bluewing
发表于 2015-4-21 22:42:05 | 显示全部楼层
支持一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ttttox
发表于 2015-4-28 09:03:05 | 显示全部楼层
多谢分享
回复 支持 反对

举报

陈汤2nd
发表于 2015-5-26 16:07:00 | 显示全部楼层
大恩不言谢。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

qiao8023
发表于 2017-3-21 16:59:36 | 显示全部楼层
Create→Cellview→ From cellview
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

christ0426
发表于 2018-10-17 14:23:15 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

星辰0000
发表于 2019-3-13 16:40:48 | 显示全部楼层
回复 7# 何平
你是怎么解决的，价格好友，我的备注有QQ
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hehuachangkai
发表于 2021-1-8 15:00:07 | 显示全部楼层
看看先
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

newwei
发表于 2021-4-15 17:43:23 | 显示全部楼层
看到了，学习了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

EchoEchoEcho
发表于 2022-3-20 21:53:02 | 显示全部楼层
感谢分享
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:27 , Processed in 0.021451 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表