who can help me create an EDI env

tiantiankl

help !

tiantiankl

capacitance \
         -decoupling_factor 1.0
extract \
         -selection "all" \
         -type "rc_coupled"
extraction_setup \
#        -custom_dpt_corner "./shift_file_0.0" \
         -parasitic_blocking_device_cells_file "./hcell_qci" \
         -net_name_space "LAYOUT"
filter_cap \
         -exclude_self_cap true \
         -exclude_floating_nets true
filter_coupling_cap \
         -coupling_cap_threshold_absolute 0.001
input_db -type calibre \
         -device_property_value 7 \
         -directory_name "./query_output" \
         -hierarchy_delimiter "/" \
         -instance_property_value 6 \
         -layer_map_file "./query_output/Design.gds.map" \
         -device_properties_file "./query_output/Design.pdsp" \
         -net_property_value 5 \
         -run_name "Design"
output_db -type spice \
#         -output_triplet_rc "true" \
          -device_finger_delimiter "@" \
          -hierarchy_delimiter "/" \
          -include_cap_model "true" \
          -include_parasitic_cap_model "comment" \
          -include_parasitic_res_model "comment" \
          -include_res_model "true" \
          -sub_node_char "#"
output_setup \
          -directory_name "./QRC_RUNDIR" \
          -file_name "lvs_top.sp" \
          -net_name_space "Schematic" \
          -temporary_directory_name "lvs_top"
process_technology \
          -technology_directory "./QRC

tiantiankl

capacitance \
         -decoupling_factor 1.0 \
         -ground_net "0"

distributed_processing \
         -multi_cpu 4

extract \
         -selection "all"
         -type "rc_coupled"
         -extract_via_cap true

extraction_setup \
         -array_vias_spacing auto \
         -max_fracture_length infinite \
         -max_fracture_length_unit "MICRONS" \
         -parasitic_blocking_device_cells_file "./hcell_qci" \
         -net_name_space "SCHEMATIC"

filter_cap \
         -exclude_self_cap true \
         -exclude_floating_nets false \
         -exclude_floating_nets_limit 50000

filter_coupling_cap \
         -coupling_cap_threshold_absolute 0.001 \
         -coupling_cap_threshold_relative 0.001

filter_res \
         -merge_parallel_res true \
         -min_res 0.001\
         -remove_dangling_res true

input_db -type calibre \
         -run_name "cell的名字" \
         -directory_name "./query_output" \
         -layer_map_file "./query_output/Design.gds.map" \
         -net_property_value 5 \
         -instance_property_value 6 \
         -device_property_value 7 \
         -device_properties_file "./query_output/Design.pdsp" \
         -format "DFII" \
         -design_cell_name "cell的名字 layout 库的名字"

log_file \
         -file_name 文件路径
         -dump_options true

output_db -type extracted_view \
         -add_explicit_vias true \
         -device_finger_delimiter "@" \
         -include_cap_model "false" \
         -include_res_model "false" \
         -include_parasitic_cap_model "false" \
         -include_parasitic_res_model "comment" \
         -sub_node_char "#" \
         -cap_component "pcapacitor" \
         -cap_property_name "c" \
         -res_component "presistor" \
         -res_property_name "r" \
         -enable_cellview_check false \
         -cdl_out_map_directory "路径" \
         -viewname “名字” \
         -include_parasitic_res_temp_coeff "true"

output_setup \
          -directory_name "./QRC_RUNDIR" \
          -file_name "lvs_top.sp" \
          -net_name_space "SCHEMAITC" \
          -temporary_directory_name "lvs_top"

process_technology \
          -technology_directory "./QRC" \
          -technology_name "rcworst_CCworst"