以DAC为例介绍SpectreVerilog数模混合电路仿真方法(含代码)

Shangyc · 发表于 2024-1-25 22:25:59

感谢分享

飞龙啸天1 · 发表于 2024-3-9 19:31:12

赞一个！

manjusaka · 发表于 2024-3-28 10:14:52

感谢

以前是以前 · 发表于 2024-4-3 23:49:23

多谢

melton · 发表于 2024-6-13 15:22:15

感谢分享

煮了个栗子 · 发表于 2024-7-8 11:31:53

谢谢楼主

igolaps · 发表于 2024-8-14 22:12:06

thanks

bebop_xu · 发表于 2024-8-16 17:16:23

学习

Ecooq · 发表于 2025-2-25 09:34:22

kaikanertan 发表于 2014-11-3 09:51
现在的混仿最好使用AMS，升级版的混仿环境，spectreVerilog老了。

请问我在将cdl转化为virtuoso电路原理图的时候，转化出来的原理图电源和地变成VDD！和VSS!，并且在生成symbol的时候无法引出电源和地引脚是怎么回事

cmmjava · 发表于 2025-2-27 18:20:33

感谢分享

[原创] 以DAC为例介绍SpectreVerilog数模混合电路仿真方法(含代码)