在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fightshan

[求助] 请教下面的这个比较器中的第一级和第二级跨接的PMOS管作用是什么?

[复制链接]
发表于 2014-11-10 15:15:06 | 显示全部楼层
頂上學習!!
 楼主| 发表于 2014-11-10 17:00:52 | 显示全部楼层




   恩 对  我之前认识有误,仿真也很粗糙,具体的影响还要仔细仿真一下,不过还正在学习中·····
 楼主| 发表于 2014-11-10 17:18:16 | 显示全部楼层


恩,是的,你是?
这个就是一个前馈通路,提高速度,当输出节点电压升高,运放第二级输入管的电 ...
jxyang1005 发表于 2014-11-10 09:40




   是这个意思吗:在MP2/MN3 drain 由高电平往低电平转换的过程中,由于MP3的存在使得MN3 gate 更快的达到高电平从而使MN3更快的导通,加快了MP2/MN3 drain 向低电平转换的速度?
发表于 2014-11-11 10:31:03 | 显示全部楼层
学习了
 楼主| 发表于 2014-11-12 17:47:45 | 显示全部楼层
本帖最后由 fightshan 于 2014-11-12 17:52 编辑


仿真结果没看出来比较速度快了???
bright_pan 发表于 2014-11-10 14:36




输入输出延迟.png 1.jpg
左边是没有MP3的结果,右边是有MP3的结果。
正输入端电压固定:Vin+=300mv。 反向输入端信号是周期为200ns,占空比为50%,高电平为310mv的时钟信号,用来模拟Vin-端的激励。
Vout是MN3/MP2 drain(不是缓冲器的输出)。
仿真工具spectre,CSMC 0.25μm BCD 工艺。
按照Allen的说法,认为comparator的Vout分别达到Voh的70%和30%时完成向高电平和低电平的转换。
仿真结果可见:MP3在Vout由高电平向低电平转换时明显的缩短了延迟时间,跳变延迟由62.32ns缩短到了26.98ns,Vout由低电平向高电平跳转时基本不会起作用,这和前面帖子的分析是一致的。
发表于 2014-11-14 09:26:44 | 显示全部楼层
还是觉得奇怪!
发表于 2014-11-14 09:27:39 | 显示全部楼层
marking 不太实用!
发表于 2014-11-14 09:59:52 | 显示全部楼层
回复 1# fightshan

请问楼主,这种电路在Allen书上哪一页?谢谢!
发表于 2014-11-14 10:18:03 | 显示全部楼层
跨接的pmos管等同于半个施密特触发器,直白讲就是不允许输出电容在小电流的情况下放电。
 楼主| 发表于 2014-11-14 11:33:18 | 显示全部楼层
回复 28# cyl


   363页,图8.2-1,这种两级比较器也许是最经典的结构了,但是Allen没讲到过两级跨接晶体管改善速度的结构。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 06:26 , Processed in 0.023669 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表