在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3762|回复: 11

Verilog 非阻塞赋值 和 阻塞赋值的详细解释

[复制链接]
发表于 2007-3-30 20:39:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
明白,清晰。
看了就知道了 :)

Verilog非阻塞性赋值.pdf

68.63 KB, 下载次数: 38 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-3-31 13:45:09 | 显示全部楼层
还是有点不清楚
发表于 2007-3-31 22:45:58 | 显示全部楼层
最常用的用法就是时序逻辑用非阻塞赋值,组合逻辑用阻塞赋值
发表于 2008-7-24 21:54:32 | 显示全部楼层
好东西啊,收下了
发表于 2008-7-24 22:00:53 | 显示全部楼层
怎么下不了啊
发表于 2008-8-9 00:43:01 | 显示全部楼层
学习以下
发表于 2008-9-4 16:58:38 | 显示全部楼层
很好,非常感谢
发表于 2008-9-4 22:31:47 | 显示全部楼层
学习一下
发表于 2008-9-7 14:29:00 | 显示全部楼层
非常感谢!
发表于 2008-9-7 19:14:52 | 显示全部楼层
谢谢。。。。。。看看。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 01:09 , Processed in 0.021425 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表