Cortex-A9 MP core L2 cache 功能仿真

dzkxybx · 发表于 2014-9-29 17:45:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

手头有个项目，是Cortex-A9 MP core 的SOC，有一个PL310的level cache。仿真发现系统inter ram 没有初始化的时候（都是X），L2 cache的功能仿真不过去，也没有办法debug，只知道初始化inter ram就能过，有谁知道这个有什么讲究么？
还有之前做SPARC leon3也是，某块DDR空间也要做初始化。不然cache也功能仿不过去。
谢谢

dzkxybx · 发表于 2014-9-30 08:48:45

好没人气呢，没人晓得么。

ayamitek · 发表于 2017-9-27 23:08:43

回复 1# dzkxybx

thanks for sharing

ayamitek · 发表于 2018-4-21 10:53:36

回复 3# ayamitek

辛苦了楼主

ayamitek · 发表于 2018-4-26 20:35:38

回复 3# ayamitek

thanks for sharing

矩形文字 · 发表于 2018-5-3 19:37:41

请问楼主方便透露一下该A9的IP可以在哪里获取吗

[讨论] Cortex-A9 MP core L2 cache 功能仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2