关于Capless LDO

peterlin2010 · 发表于 2014-9-29 15:49:17

如果是 > 10ma pulse loading
, LDO 還能如此嗎?

semico_ljj · 发表于 2014-9-29 15:49:32

回复 1# greatdilly

对于轻负载，可以设计有源电容来补偿，只是复杂化了。没有太大必要

greatdilly · 发表于 2014-9-29 16:37:54

回复 11# peterlin2010

还是应该看从多少跳变到10ma吧

greatdilly · 发表于 2014-9-29 16:39:01

回复 9# 寂寞英雄

那就还是得看应用了，看能不能容下一个电容

peterlin2010 · 发表于 2014-9-29 18:06:45

回复 peterlin2010

还是应该看从多少跳变到10ma吧
greatdilly 发表于 2014-9-29 16:37

登录/注册后可看大图

0.5m-> 10ma pulse , 200Khz , pulse width 2~10us
這樣如何 ?

MCU 使用時會如此 . 不使用時 MCU 會停掉, 電流很小 .

greatdilly · 发表于 2014-9-29 18:21:34

回复 15# peterlin2010

其实0.5ma也不小，Capless LDO应该顶得住，怕的是从0电流跳

peterlin2010 · 发表于 2014-9-29 18:35:09

回复 peterlin2010

其实0.5ma也不小，Capless LDO应该顶得住，怕的是从0电流跳
greatdilly 发表于 2014-9-29 18:21

登录/注册后可看大图

如果MCU  idle mode 是 100ua 內 ..但CLOCK 如果不關就可以 > 100ua
, 碰到問題就是本來 SYSTEM  有MCU + LDO ,
現在想 SOC 包 MCU .  希望省去 LDO Cap .
這類就沒做過了 , 我是認為很難,
明明多PIN ,  加外面電容簡單有方便阿 .

hszgl · 发表于 2014-9-29 19:51:50

回复 8# greatdilly

成本，体积。
尤其是做SIP的时候。

semico_ljj · 发表于 2014-9-29 21:31:38

回复 15# peterlin2010

500uA
很大了！
100A以上就不难实现了

semico_ljj · 发表于 2014-9-29 21:33:59

回复 17# peterlin2010

作为一个基准参考点设计时先考虑100uA～100mA的负载阶越变化，斜坡变化速率可以考虑1uS
之后才考虑更好的优化。

[求助] 关于Capless LDO

站长推荐 /2