在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6187|回复: 10

[求助] FPGA引脚上电短路??

[复制链接]
发表于 2014-9-24 10:56:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,SPI接口,不上电时用万用表量clk、cs、data三个引脚之间是不短路的,一但上电加载程序三个引脚之间就联通了?但此时数据闭环收发是正常的,有没有遇到过类似问题的童鞋,求解释。。。。
发表于 2014-9-24 14:55:06 | 显示全部楼层
上电的测试说明不了问题吧。。。
 楼主| 发表于 2014-9-24 16:04:24 | 显示全部楼层
回复 2# huiyuanai3
不是啊,正常使用的过程中发现三个引脚之间是导通的,断电就不导通了。。为毛
发表于 2014-9-24 16:46:48 | 显示全部楼层
很好奇你怎么知道正常通信时它们是导通的,输出都一样?
 楼主| 发表于 2014-9-24 17:48:21 | 显示全部楼层
回复 4# 成长中的原始人


用万用表量的啊?断电的时候量引脚之间不导通。上电之后发一组数测试程序正常,在没发数的时候量是引脚之间是导通的。
发表于 2014-9-24 23:12:28 | 显示全部楼层
上电之后测导通不导通没有意义
发表于 2014-9-25 20:10:50 | 显示全部楼层
楼主好好看下万用表测试原理;测导通或阻值都是在下电情况下测试的;除非你测试输入输出阻抗。
发表于 2014-9-25 22:59:50 | 显示全部楼层
上电时怎么测导通啊,只能说信号一致
发表于 2014-9-26 09:00:39 | 显示全部楼层
:lol:lol:lol:lol:lol:lol:lol:lol:lol:lol:lol
 楼主| 发表于 2014-9-26 19:08:55 | 显示全部楼层
谢谢各位亲。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:24 , Processed in 0.027074 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表