在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2326|回复: 5

[求助] 采样保持电路中关于运放的问题

[复制链接]
发表于 2014-9-23 09:29:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近在看关于采样保持电路,有一点小小的疑问?我看过一些说法是运放的增益决定采样的精度,运放的带宽决定采样的速度。我想知道这是为什么,带宽影响采样速度的原因是什么?谢谢各位大大的指教!!
发表于 2014-9-23 11:57:30 | 显示全部楼层
带宽影响settling速度。
 楼主| 发表于 2014-9-23 12:24:08 | 显示全部楼层
回复 2# amswu

那是不是可以理解成,在一个采样保持电路中假设建立时间是1ns那么采样速度最快的极限就是1Gsa/s 呢?
发表于 2014-9-27 20:47:00 | 显示全部楼层
应该还要小,因为还需要看你settling到什么精度,需要几个t时间。
发表于 2015-3-28 13:32:36 | 显示全部楼层
学习了
发表于 2015-4-7 10:56:52 | 显示全部楼层
运放的增益带宽决定了建立时间,采样保持电路中,在保持相位,运放工作,意思是要求在最多半个采样周期内运放应该建立稳定,这样采样保持电路才能正常的工作。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-26 12:45 , Processed in 0.132062 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表