请问如何flatten网表

远上寒杉 · 发表于 2014-9-16 21:28:52

您需要登录才可以下载或查看，没有账号？注册

x

各位好，我现在遇到一个问题需要向大家求教。

登录/注册后可看大图

如上图所示，有个叫a.spi的网表，通过两个库文件lib1.spi和lib2.spi映射到具体的器件。
现在想要摆脱库文件，即把a.spi转到transistor级，如下图所示：

登录/注册后可看大图

请问各位是否知道可以通过什么操作/命令/工具完成？谢谢！

amodaman · 发表于 2014-9-17 13:29:05

回复 1# 远上寒杉

需要在si.env或者.simrc文件里面设置
simNetlistHier=nil

这样出来的网表一定是flatten的了，只有一个subckt.

liuycto · 发表于 2014-9-17 16:11:53

想法很新颖，不知道相关eda工具支持否。

远上寒杉 · 发表于 2014-9-18 21:40:50

回复远上寒杉

需要在si.env或者.simrc文件里面设置
simNetlistHier=nil

这样出来的网表一定 ...
amodaman 发表于 2014-9-17 13:29

登录/注册后可看大图

你好，非常感谢你的回复。
请问你说的是什么工具？lib1.spi和lib2.spi都是文本文件，没有导到Cadence中。

amodaman · 发表于 2014-9-19 17:31:20

回复 4# 远上寒杉

我说的是从Cadence Analog Artist里面产生网表的时候的设置。

如果是文本文件，想拼接成flatten的网表的话，最直接的办法就是写一个文本处理程序。稍微不直接的办法是把文本网表先导入到Cadence中，再导出来就可以。

[求助] 请问如何flatten网表