在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3946|回复: 3

[求助] quartus调用modelsim做RTL仿真时报不产生IP核模型文件

[复制链接]
发表于 2014-9-12 15:53:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

FPGA中含有众多IP核,如PCIEFIFORAMPLL等,在使用quartus关联modelsim进行RTL 仿真时,出现如下错误:说没有生成IP核的仿真模型之类的。

file:///C:/Users/xia/AppData/Local/Temp/msohtmlclip1/01/clip_image002.jpg

上网查询后,有人说使用向导在quartus中重新生成IP核即可,对主要的几个IP重新生成后,再仿真还是不行;

也有人提出,应该讲生成的.vo文件放在modelsim的仿真路径下,查看发现只有pcie生成了该文件,放在相应的路径下后,再仿真还是不行。

 楼主| 发表于 2014-9-12 15:54:24 | 显示全部楼层
为什么图片不显示呢。具体错误如下所示:
Error: You did not generate the simulation model files or you generated the IP file using an older version of MegaCore which is not supported by RTL NativeLink Simulation
Error: Regenerate the IP and simulation model files using the latest version of MegaCore for RTL NativeLink Simulation flow to function correctly
发表于 2014-9-13 12:11:50 | 显示全部楼层
我PLL和RAM仿真都没有问题,你要不试试完全新建个工程,再生成IP核试试
发表于 2018-12-18 18:06:47 | 显示全部楼层
学习中。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:38 , Processed in 0.020186 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表