负阻抗问题

a925059215 · 发表于 2014-9-12 11:14:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

电路原理图见附件：差分对放大输入信号（Vip-Vin），负载接一个负阻抗。
电路原理图.jpg

我的问题是：仿真发现，当输入信号很小时（Vip-Vin=3mV），Vop>Von（Vip与Von同相）;
当输入信号较大时（Vip-Vin=300mV）,Vop<Von（Vip与Von反相）;

请问，为什么输出电压极性会和输入信号的大小有关系？是不是负载为负阻抗的原因？

个人理解：如果从负阻抗的角度去分析，应Vop>Von（gm*Rout,Rout<0,Vip与Von同相）;
如果从信号角度直接去分析，Vip>Vin，造成M1b电流大于M1a电流，进而导致Von减小。（Vip与Von反相）。

谢谢各位！

hsh22 · 发表于 2014-9-12 16:34:42

latch

a925059215 · 发表于 2014-9-12 22:32:35

回复 2# hsh22

我知道这是latch，因为这是我在做比较器的时候遇到的问题。

happily0221 · 发表于 2014-9-13 00:40:02

这个问题是与等效输出阻抗有关的！你可以计算一下它的等效输出阻抗R=ro/(1-gm*ro)；其中ro为M1a与M2a的并联，gm为负阻对的跨导。而跨导与ro都是和电流有关的，因此输出的极性是和输入信号的偏差是有关的。

朱鹮2011 · 发表于 2017-2-25 22:24:46

回复 4# happily0221

前辈可否告知推到过程？

semico_ljj · 发表于 2017-2-28 12:48:06

seeing

luoyan501 · 发表于 2017-6-23 11:27:07

直流正反馈，导致阻抗为负阻，ro/(1-gm*ro),vinp只要大于Vinn，最终会锁存到vop为高，von为低。你可能电路有不匹配或者仿真的是瞬态，vop和von没有建立到最终值。

CyLLLLLL · 发表于 2021-7-26 14:49:49

hsh22 发表于 2014-9-12 16:34
latch

前辈，能解释下构成latch的原理吗

[讨论] 负阻抗问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2