设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog夏宇闻数字系统设计核心知识
返回列表 发新帖
查看: 2326|回复: 6

[资料] Verilog夏宇闻数字系统设计核心知识

[复制链接]
zhangwei0814
发表于 2014-8-27 16:32:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Verilog_HDL_夏宇闻--数字系统设计的核心知识.ppt (388 KB, 下载次数: 49 )
知识

相关帖子
回复

举报

ershier86
发表于 2014-9-3 17:24:57 | 显示全部楼层
应该有帮助！感谢分享！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yangxueboily
发表于 2014-9-4 21:49:55 | 显示全部楼层
希望有用谢谢
回复 支持 反对

举报

allen820
发表于 2014-9-4 22:13:24 | 显示全部楼层
来看看。。。。。。。。
回复 支持 反对

举报

fanxun
发表于 2014-9-5 16:15:01 | 显示全部楼层
分享一些相关材料 ug472_7Series_Clocking.pdf (3.19 MB, 下载次数: 1 )
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Float-jill
发表于 2021-2-24 10:25:40 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pptmaker
发表于 2021-3-4 15:54:26 | 显示全部楼层
多谢lz共享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 13:14 , Processed in 0.025674 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表