在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1989|回复: 2

[原创] Candence Project 练习

[复制链接]
发表于 2014-8-27 16:09:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在发起一个适用于新手练习project的活动。希望大家一起完成一起进步。

Part I: Sub-threshold leakage and short-channel effect simulation (亚导通漏电流和短沟道效应)
(1)  Find the sub-threshold leakage for the NMOS and PMOS transistors with minimum size from ID vs. VGS plot;

(2)  Obtain the sub-threshold slop;
(3)  Extract the process parameter nfrom the plot
(4)  Plot the output characteristic for both transistors`;
发表于 2014-8-29 20:12:30 | 显示全部楼层
发表于 2014-8-29 20:19:35 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 15:56 , Processed in 0.014852 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表