请教如何用verilog实现一个对除数无限制的除法器

loecd4346 · 发表于 2014-8-9 22:38:43

您需要登录才可以下载或查看，没有账号？注册

x

最近做一个模块要算信噪比，但是不知如何实现一个可综合的除法器，算信号能量和噪声能量之商。请教各位大神。

shafei · 发表于 2014-8-10 16:41:19

我觉得可以看一些关于除法器的书籍，无非是移位什么的，判断符号的，但是要做到高效，还是有点技术含量的哦

loecd4346 · 发表于 2014-8-10 21:07:27

回复 2# shafei

看样子做除法器是很复杂的事情啊~

layueliuhuo · 发表于 2014-8-28 16:58:09

呵呵位数不大的话可以用RAM 地址是除数被除数数据是算好的商


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[求助] 请教如何用verilog实现一个对除数无限制的除法器