在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3128|回复: 8

[求助] IC验证中遇到一个棘手问题,请各位帮帮忙

[复制链接]
发表于 2014-8-8 11:16:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在遇到的情况是这样的:在平台的drive类里,我需要对从generator类里得来的数据进行编码,这个编码方式简单来说是对得到的数据进行bit time的设置,变为4us,然后通过signal_out输给DUT(signal_out是定义在接口中,用时钟上升沿采样),现在我不知道怎么将bit time变为4us,目前尝试用##符号延迟来实现,比如 ##3 master_if.signal_out=1;##3 master_if.signal_out=0;我想问有没有更好的办法来实现呢?谢谢了!!!
 楼主| 发表于 2014-8-8 12:34:42 | 显示全部楼层
自顶一下
发表于 2014-8-8 12:50:43 | 显示全部楼层
是要加这组信号,每根信号加不同延时么?

fork
  #0  if.data[0] <= data_in[0];
  #3  if.data[1] <= data_in[1];
  #6  if.data[1] <= data_in[1];
  ......

join
发表于 2014-8-8 13:12:46 | 显示全部楼层
设置Tclk=4us,

while(1)
begin
@(posedge  clk);
master_if.signal_out<=datain;
end
 楼主| 发表于 2014-8-8 14:58:38 | 显示全部楼层
回复 4# allencherry


    谢谢楼上,给了我一点思路
发表于 2014-8-8 16:32:28 | 显示全部楼层
感觉问题描述的不太清楚
 楼主| 发表于 2014-8-11 11:10:08 | 显示全部楼层
回复 4# allencherry


    你好,我想再问下,signal_out 变量是logic的,即logic signal_out,但是datain是11位的,能直接每次采样signal_out<=datain吗,好像应该是是signal_out<=datain
发表于 2014-8-11 12:21:33 | 显示全部楼层
你的设计是按照bit进行采样的,datain是多比特的数据,用个for 循环进行控制吧。不然数据位宽就不匹配了。
发表于 2014-8-31 18:52:16 | 显示全部楼层
用for 循环 将多bit转换成单bit 流输出
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 14:46 , Processed in 0.035375 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表